0731-84284278
美國NI USRP X300 （KINTEX7-325T FPGA，2 通道，10GIGE 和 PCIE 總線）
名稱：其他儀器與工具
品牌：
型號：
簡介：概述Ettus Research USRP X300 是一款高性能、可擴(kuò)展的軟件定義無線電 （SDR） 平臺，用于設(shè)計(jì)和部署下一代無線通信系統(tǒng)。該硬件架構(gòu)將兩個(gè)覆蓋 DC – 6 GHz 的擴(kuò)展帶寬子板插槽、高達(dá) 160 MHz 的基帶帶寬...
- 產(chǎn)品介紹
概述
Ettus Research USRP X300 是一款高性能、可擴(kuò)展的軟件定義無線電 （SDR） 平臺，用于設(shè)計(jì)和部署下一代無線通信系統(tǒng)。該硬件架構(gòu)將兩個(gè)覆蓋 DC – 6 GHz 的擴(kuò)展帶寬子板插槽、高達(dá) 160 MHz 的基帶帶寬、多個(gè)高速接口選項(xiàng)（PCIe、雙 10 GigE、雙 1 GigE）和一個(gè)大型用戶可編程的 Kintex-7 FPGA 集成在一個(gè)方便的臺式機(jī)或機(jī)架式半寬 1U 外形中。除了提供一流的硬件性能外，X300 的開源軟件架構(gòu)還提供跨平臺 UHD 驅(qū)動(dòng)程序支持，使其與大量受支持的開發(fā)框架、參考架構(gòu)和開源項(xiàng)目兼容。
操作系統(tǒng) | Linux操作系統(tǒng) 窗戶 |
開發(fā)框架 | GNU無線電 Xilinx Vivado 2015.2 設(shè)計(jì)套件 |
表 1：操作系統(tǒng)、開發(fā)框架和參考應(yīng)用程序
高性能用戶可編程 FPGA
作為 USRP X300 的核心，XC7K325T FPGA 在器件內(nèi)的所有主要組件（包括無線電前端、主機(jī)接口和 DDR3 存儲器）之間提供高速連接。UHD 提供的默認(rèn) FPGA 內(nèi)核提供了用于數(shù)字下變頻和上變頻、微調(diào)頻和其他 DSP 功能的所有功能模塊，使其能夠與使用 UHD 架構(gòu)的其他 USRP 器件互換。大型 Kintex-7 FPGA 為開發(fā)人員提供了額外的空間來整合自定義 DSP 模塊，并與大量 USRP 支持的開發(fā)框架、參考架構(gòu)和開源項(xiàng)目兼容。
USRP N210型 | USRP X300系列 | USRP X310系列 | |
FPGA技術(shù) | 斯巴達(dá)3 XC3SD3400A | 金泰克斯 7-325T | 金泰克斯 7 -410T |
邏輯單元 | 53 千米賽 | 328 千米賽 | 406 千米賽 |
記憶 | 2,268 Kb | 16,020 KB | 28,620 Kb |
乘數(shù) | 126 | 840 | 1540 |
時(shí)鐘頻率 | 100兆赫 | 200兆赫 | 200兆赫 |
每通道的流帶寬（16 位） | 25 毫秒/秒 | 200毫秒/秒 | 200毫秒/秒 |
表 2：FPGA 資源比較
多種高速接口選項(xiàng)
USRP X300 提供多種接口選項(xiàng)。開箱即用，1 GigE 提供了一種方便的入門方式。對于擴(kuò)展帶寬和低延遲應(yīng)用，如 PHY/MAC 研究，PCIe x4 為確定性操作提供了高效的總線。10 GigE 接口選項(xiàng)可以最好地滿足使用網(wǎng)絡(luò)記錄儀或多個(gè)處理節(jié)點(diǎn)的應(yīng)用。
附加功能 - GPSDO、GPIO、1 GB DDR3、同步
X300 包括許多有助于無線系統(tǒng)開發(fā)的附加功能。板載 1GB DDR3 可通過 FPGA 參考設(shè)計(jì)靈活訪問，通過緩沖和數(shù)據(jù)存儲存儲器補(bǔ)充 FPGA 資源。可選的內(nèi)部 GPSDO 提供高精度頻率參考，當(dāng)與 GPS 系統(tǒng)同步時(shí)，全局定時(shí)對準(zhǔn)可在 50 ns 以內(nèi)。外部GPIO連接器允許用戶控制外部組件（如放大器和開關(guān)），接受輸入（如事件觸發(fā)器）并觀察調(diào)試信號。USRP X300 還包括一個(gè)內(nèi)部 JTAG 適配器，允許 FPGA 開發(fā)人員輕松加載和調(diào)試新的 FPGA 映像。
特征
兩個(gè)寬帶寬射頻子板插槽
用于高性能 DSP 的大型可定制 Xilinx Kintex-7 FPGA （XC7K325T）
多個(gè)高速接口
UHD 架構(gòu)提供與
靈活的時(shí)鐘架構(gòu)
緊湊而堅(jiān)固的半寬 1U 外形尺寸，便于桌面或機(jī)架安裝使用
前面板上可訪問數(shù)字 I/O，用于 FPGA 的自定義控制和接口
每個(gè)帶寬高達(dá) 160MHz（UBX、CBX、WBX、SBX 的寬帶版本）)
子板選擇涵蓋 DC 至 6 GHz
雙 10 Gb 以太網(wǎng) – 2 個(gè)接收，每通道 200 MSP
雙 10 Gb 以太網(wǎng) – 4 個(gè)接收，每通道 80 MSP
PCIe Express（臺式機(jī)）– 200 MS/s 全雙工
ExpressCard（筆記本電腦）– 50 MS/s 全雙工
雙 1 Gb 以太網(wǎng) – 25 MS/s 全雙工
GNU無線電
C++/Python API
Amarisoft LTE 100
OpenBTS的
其他第三方軟件和框架
可配置采樣時(shí)鐘
可選的 GPS 訓(xùn)練 OCXO
使用 OctoClock 和 OctoClock-G 進(jìn)行相干操作
最新產(chǎn)品
相關(guān)產(chǎn)品
